FACE-K7DSP 异构DSP计算卡

特点

XC7K325T-2FBG676器件

逻辑资源丰富
IO接口数量充足
具备GTX高速串行接口
接口丰富、扩展灵活
FMC-HPC提供82 I/O（58 LVDS）扩展，提供6路GTH高速串行收发器

板载DSP芯片TMS320C6678

搭载1路千兆以太网
搭载4路SRIO

概述

FACE（FPGA Algorithm aCceleration Engine）FPGA算法加速开发引擎是基于FPGA可编程器件构建的一系列算法加速开发引擎平台。FACE-K7DSP硬件平台是FACE系列中的一员。FACE-K7DSP是一款基于Tl KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及Xilinx Kintex-7 FPGA处理器设计的高端异构多核工业级核心板。该平台内部DSP与FPGA通过多种总线连接，并引出千兆网口、GTX、SRIO等高速通信接口。

框图

资源图

实物资源图如下：

芯片资源

FACE-K7DSP硬件平台基于Xilinx Kintex7系列芯片（XC7K325T-2FBG676），其片上资源丰富。

逻辑资源326,080 Logic Cells
触发器数量407,600个
BRAM存储容量16,020Kb
DSP核心数量840个
高速串行收发器GTX（12.5Gb/s Max Rate）16个
用户可用IO数量500

DSP处理器资源

通过SPI接口连接16MB SPI NOR FLASH，型号为N25Q128A11BSF40F；
通过IIC接口连接1Mbit EEPROM，型号为ST_M24M01-HRMN6TP，地址为0x50h/0x51h；
通过EMIF接口连接512Mbit NAND FLASH，型号为NAND512R3A2SZA6E。

名称	频率	时钟源	原理图标号	描述
DSP_PCIECLK	100M	6225 （CLK1）	DSP_PCIECLK_P	DSP部分PCIE参考时钟
			DSP_PCIECLK_N
HyperLink_CLK	312.5M		HyperLink_CLK_P	DSP部分HyperLink参考时钟
			HyperLink_CLK_N
SRIOSGMIICLK	312.5		SRIOSGMIICLK_P	DSP部分SRIO参考时钟
			SRIOSGMIICLK_N
REFCK	100M	6225 （CLK2）	REFCK_P	CLK1时钟源
			REFCK_N
DDRCLK	66.667M		DDRCLKP	DSP部分DDR4参考时钟源
			DDRCLKN
CORECLKP	100M		CORECLKP	DSP系统时钟
			CORECLKN
PASSCLK	100M		PASSCLKP	-
			PASSCLKN